

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平4-311015

(43) 公開日 平成4年(1992)11月2日

(51) Int.Cl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 G	4/12	3 6 1	7135-5E	
	1/147	B	9174-5E	
	4/30	3 0 1 B	7924-5E	

審査請求 未請求 請求項の数1(全 4 頁)

(21) 出願番号 特願平3-76049

(22) 出願日 平成3年(1991)4月9日

(71) 出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72) 発明者 真木 直明

神奈川県川崎市幸区堀川町72番地 株式会
社東芝堀川町工場内

(72) 発明者 鈴木 一郎

神奈川県川崎市幸区堀川町72番地 株式会
社東芝堀川町工場内

(72) 発明者 松尾 博司

神奈川県川崎市幸区堀川町72番地 株式会
社東芝堀川町工場内



(74) 代理人 弁理士 則近 憲佑

(54) 【発明の名称】 積層セラミックコンデンサ

(57) 【要約】

【目的】 積層セラミックコンデンサの電気的特性特に容量が減少し信頼性が劣化することを防止することを目的とする。

【構成】 外部電極が積層体上に配置される第1の電極層と、この第1の電極層に重合して配置された第2の電極層とから構成されてなり、且つ第1の電極層の金属粒子が粒径 $3.0 \sim 5.0 \mu\text{m}$ の銀粒子であり、第2の電極層の金属粒子は粒径 $1.0 \sim 3.0 \mu\text{m}$ の銀粒子で構成されていることを特徴とする。



【特許請求の範囲】

【請求項1】 誘電体層と内部電極層とを交互に積層した積層体と、この積層体を構成するこの内部電極層に電氣的に接続する外部電極とを備えた積層セラミックコンデンサにおいて、前記外部電極は前記積層体上に配置される第1の電極層と、この第1の電極層に重合して配置された第2の電極層とから構成されてなり、且つ前記第1の電極層の金属粒子は粒径 $3.0 \sim 5.0 \mu\text{m}$ の銀粒子であり、前記第2の電極層の金属粒子は粒径 $1.0 \sim 3.0 \mu\text{m}$ の銀粒子で構成されてなることを特徴とする積層セラミックコンデンサ。

【発明の詳細な説明】

【発明の目的】

【0001】

【産業上の利用分野】 本発明は積層セラミックコンデンサに係り、特にその外部電極の構造に関する。

【0002】

【従来の技術】 積層セラミックコンデンサは、一般に平滑な誘電体層と内部電極とを交互に積層し、この内部電極露出側面に接合する様に外部電極が構成されてなる。この積層セラミックコンデンサのうち、チップ型積層セラミックコンデンサは、次の様な手法で作成される。

【0003】 第2図(a)、(b)において、セラミック粉体と有機バインダとを混合後、ドクターブレード法によって、グリーンシートを形成する。このグリーンシートに連続的に内部電極(2)をスクリーン印刷により被着、乾燥し、その後内部電極の面積に応じたサイズで切り出す。その後、所望の枚数積み重ねて、熱圧着し個片状態に切断してグリーンチップを作成する。このグリーンチップを最適な温度で焼成し、焼成チップすなわち積層体(2)を作成する。この積層体(2)の内部電極(1)が露出した両端面に主に銀を主成分として少量のガラスフリットを含む導電ペーストを塗布する。その後、通常 $600 \sim 800^\circ\text{C}$ で焼付けて、外部電極(5)を形成することによりチップ型積層セラミックコンデンサが作製される。

【0004】

【発明が解決しようとする課題】 上述のチップ型積層セラミックコンデンサを回路基板に半田で実装後、熱衝撃試験を行なうと次の問題が見られた。すなわち、回路基板とセラミックとの熱膨張係数の差により発生する熱応力のため、積層体(2)にクラックが入り、電氣的特性、特に容量が減少し信頼性が劣化する問題がある。この問題について、本出願人は解析を行なった結果次の結論を得た。

【0005】 通常、外部電極(5)は、金属粒子として銀を主成分としてパラジウム、白金等を少量含有し、またセラミックとの接着強度を確保するため少量のガラスフリットから構成されている。ところで、一般的に銀を主成分としてパラジウム、白金等を含む合金のピッカー

ス硬度(金属、セラミック表面に打こんをつけて硬度を測定する方法)は銀あるいはパラジウム、白金単体のピッカー硬度よりも高い。すなわち、銀を主成分としてパラジウム、白金等を含む合金は硬くなり、熱衝撃試験で発生する熱応力を緩和、吸収しにくくなる。これにより、積層体にクラックが入ることになる。

【0006】 また、上述の外部電極(5)は金属粒子が約 $3.0 \mu\text{m}$ より大きい。これは外部電極(5)のポーラス化が拡大し、熱応力を緩和、吸収し易いことを意味するが、ポーラス度合が大きい回路基板に半田で実装する際、ポーラス部分に半田がしみ込み、銀と半田との間で合金が形成される。したがって実装前のピッカー硬度に比較して、実装後は約2~3倍の値($30 \sim 40 \text{kgf}/\text{mm}^2$)を示し、強度が向上する。これにより、熱衝撃試験で発生する熱応力を緩和、吸収できず積層体にクラックが入り、電氣的特性が劣化し信頼性に欠ける面がある。

【発明の構成】

【0007】

【課題を解決するための手段】 上述の課題を解決するため、本発明の積層セラミックコンデンサは、外部電極は積層体上に配置される第1の電極層と、この第1の電極層に重合して配置された第2の電極層とから構成されてなり、且つ第1の電極層の金属粒子が粒径 $3.0 \sim 5.0 \mu\text{m}$ の銀粒子であり、第2の電極層の金属粒子は粒径 $1.0 \sim 3.0 \mu\text{m}$ の銀粒子で構成されてなることを特徴とするものである。

【0008】

【作用】 上述の構成にすることにより、第1の電極層に用いる銀粒子の粒径を $3.0 \sim 5.0 \mu\text{m}$ にすることにより、ポーラス化が拡大する。また、第1の電極層を実装した時、直接半田に接触しないため、半田が第1の電極層にしみ込むことも無い。したがって、第1の電極層のポーラス度合が維持され、熱衝撃試験で発生する熱応力を緩和、吸収することが可能となる。

【0009】 また、第2の電極層を回路基板に半田で実装する際、半田と直接接合するが、銀の平均粒径が $1.0 \sim 3.0 \mu\text{m}$ と小さいため、緻密な層が形成される。したがって、上述の回路基板にチップ型積層セラミックコンデンサを実装した時の半田のしみ込みが抑制される。これにより、チップ型積層セラミックコンデンサを回路基板に実装した後もピッカー硬度(金属、セラミック表面に打こんをつけて硬度を測定する方法)が $15 \sim 20 \text{kgf}/\text{mm}^2$ と回路基板実装前と変化も無く、熱衝撃試験で発生する熱応力の緩和、吸収が可能となる。さらに、第2の電極層は緻密であるため、半田しみ込みが抑制される。これによりチップ型積層セラミックコンデンサを回路基板に実装する時、半田濡れ性が向上し、濡れのばらつきが減少する。

【0010】

【実施例】以下本発明の実施例について、第1図(a)、(b)を参照して説明する。なお、第1図(a)はチップ型積層セラミックコンデンサの斜視図、第1図(b)は側面断面図(第1図(a)のA-A'断面図)である。

【0011】誘電体層(7)と内部電極層(1)とを交互に積層した積層体(2)と、この積層体(2)を構成する内部電極層(1)に電気的に接続する外部電極(5)とから、チップ型積層セラミックコンデンサ(6)は構成されている。この外部電極(5)は、積層体(2)上に配置される第1の電極層(3)と、この第1の電極層(4)に重合して配置された第2の電極層(4)とから構成されている。また、第1の電極層(3)の金属粒子は粒径3.0~5.0 μm の銀粒子であり、この第2の電極層(4)の金属粒子は粒径1.0~3.0 μm の銀粒子で構成されてなる。次に、このチップ型積層セラミックコンデンサの製造方法について説明する。

【0012】セラミック粉体を有機バインダに混合後、ドクターブレード法によってグリーンシートを形成する。このグリーンシートに連続的に内部電極層(1)をスクリーン印刷により被着、乾燥し、その後内部電極層(1)の面積に応じたサイズで切り出す。所望の枚数積み重ねて、熱圧着後個片状態に切断してグリーンチップを形成する。このグリーンチップを900~1100℃で焼成し、焼成チップすなわち積層体(2)を作成する。その後、積層体(2)の内部電極層(1)が露出した両端面に金属粒子として粒径が3.0~5.0 μm の銀粒子と少量のガラスフリットからなる第1の電極層(3)をディップ法により所望の厚さに形成する。次いで恒温槽で150℃、10分乾燥し第1の電極層(3)をディップ法により所望の厚さに形成する。この第1の電極層(3)に重合するように、金属粒子として粒径が1.0~3.0 μm の銀粒子より構成される第2の電極層(4)を同様にディップ法により所望の厚さに形成する。次いで、第2の電極層(4)を150℃、10分間乾燥させた後、第1の電極層(3)と第2の電極層(4)とを同時に約600~800℃で焼き付け、外部電極(5)を作成することにより、チップ型積層セラミックコンデンサが完成する。

【0013】次に、本出願人は、このチップ型積層セラミックコンデンサを回路基板に半田を用いて実装し、この回路基板ごと外部電極(5)の断面を研磨し、ピッカース硬度を測定した。この際の測定条件は、加圧重合50gf、加圧時間30秒に設定した。この測定による外部電極(5)断面のピッカース硬度は第1の電極層(3)では約10~15kgf/mm²、第2の電極層(4)では半田のしみ込みも抑制され15~20kgf/mm²と硬度は低く柔らかであった。

【0014】次に、このチップ型積層セラミックコンデンサ(6)を回路基板に半田でリフローで実装した後、

熱衝撃試験(条件:-55℃~125℃、30分/サイクル)を行なった。その結果、この条件で100サイクル後の不良率は零%で従来の外部電極(5)の不良率約50%より大幅に向上した。また、第2の電極層(4)として緻密な層を形成できるため、半田実装時の半田のしみ込みを抑制でき、半田ぬれ性も向上した。

【0015】なお、第1の電極層(3)の銀粒子の粒径3.0 μm 以下とした場合、緻密な層となりピッカース硬度が20kgf/mm²以上と硬くなり、熱衝撃試験の不良率は向上する。また、第1の電極層(3)の銀粒子の粒径を5.0 μm より大とした場合、第1の電極層(3)のガラスフリットが第2の電極層(4)に拡散し、第1の電極層(3)と第2の電極層(4)との固着強度が劣化したり、第2の電極層(4)の半田ぬれ性を低下させる危険がある。さらに、第2の電極層(4)の銀粒子の粒径を1.0 μm より小にすると、第1の電極層(3)と第2の電極層(4)との収縮の不整合により、焼き付け時あるいは半田での実装時に第2の電極層(4)にクラックが生じる弊害が発生する。また、第2の電極層(4)の銀粒子の粒径を3.0 μm より大にすると、第2の電極層のポーラス化が進行し、半田での実装時に第2の電極層(4)に半田がしみ込み、銀-半田の合金が形成される。これにより、ピッカース硬度は30kgf/mm²以上となり、熱衝撃試験で発生する熱応力の緩和・吸収が不可能となり熱衝撃試験での不良率が向上する。

【0016】

【発明の効果】上述の構成をとることにより、本発明の積層セラミックコンデンサは、回路基板に半田で実装後の熱衝撃試験で発生する熱応力を十分に緩和吸収することが可能となり、この結果、熱衝撃試験での積層セラミックコンデンサへのクラックが入ることを防止でき信頼性を大幅に向上させることが可能となる。さらに、第2の電極層は緻密な層となり、実装時の半田しみ込みを抑制でき半田ぬれ性も向上させる効果がある。

【図面の簡単な説明】

【図1】本発明の積層セラミックコンデンサの実施例を示し図1(a)はチップ型積層セラミックコンデンサの斜視図であり図1(b)は図1(a)の側面断面図、

【図2】従来の積層セラミックコンデンサの従来例を示し図2(a)はチップ型積層セラミックコンデンサの斜視図であり図2(b)は図2(a)の側面断面図である。


【符号の説明】

- (1) …内部電極層
- (2) …積層体
- (3) …第1の電極層
- (4) …第2の電極層
- (5) …外部電極
- (6) …チップ型積層セラミックコンデンサ

(4)

特開平4-311015

【図1】



【図2】

